MANUFACTURE OF SEMICONDUCTOR PHOTODETECTOR

Publication number: JP3104287 Publication date: 1991-05-01

Inventor: KISHI YUTAKA; GOTO ATSUSHI

Applicant: FUJITSU LTD; FUJITSU YAMANASHI ELECTRONIC

Classification:

- international: H01L31/107; H01L31/102; (IPC1-7): H01L31/107


- european:

Application number: JP19890243026 19890919 Priority number(s): JP19890243026 19890919

Report a data error here

Abstract of JP3104287

PURPOSE:To accurately control the film thickness of an epitaxial layer and a p-n junction position by forming each of layers constructing a semiconductor photodetector by using an epitaxial growth method. CONSTITUTION:A p-InP layer 2 is formed on a semi-insulating InP substrate 1 by using a liquid phase epitaxial growth method. An n<->-InP layer 4 is formed around the p-InP layer 2 to which a patterning is applied by using the liquid phase epitaxial growth method and the p-InP layer 2 is buried in the n<->-InP layer 4. Subsequently, an n-InP multiplying layer 5, an n<->-InGaAs intermediate layer 6, an n<->-InGaAs light absorbing layer 7, an n<->-InGaAsP layer 8 and an n-InP layer 9 are sequentially formed by using the liquid phase epitaxial growth method. The InP substrate 1 is selectively etched and a light incident window 13 is formed in a region corresponding to the p-InP layer 2. An (n) side electrode 10 is formed on the n-InP layer 9 and a (p) side electrode 11 is formed on the InP substrate 1 including the side wall of the light incident window 13 and in contact with the peripheral portion of the p-InP layer 2.



Data supplied from the esp@cenet database - Worldwide

① 特許出願公開

® 公開特許公報(A) 平3-104287

⑤Int. Cl. 5

識別記号 庁内整理番号

43公開 平成3年(1991)5月1日

H 01 L 31/107

9055-5F H 01 L 31/10

В

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 半導体受光素子の製造方法

②特 頤 平1-243026

②出 願 平1(1989)9月19日

@発明者 岸

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者後藤教

山梨県中巨摩郡昭和町紙遮阿原1000番地 株式会社富士通

山梨エレクトロニクス内

⑪出 願 人 富士通株式会社

勿出 願 人 株式会社富士通山梨エ

神奈川県川崎市中原区上小田中1015番地山梨県中巨摩郡昭和町紙遮阿原1000番地

レクトロニクス

砂代 理 人 弁理士 寒川 誠一

明日相書

1. 発明の名称

半導体受光素子の製造方法

2. 特許請求の範囲

半絶縁性の半導体基板 (1)上に一導電型の半 導体層 (2)を形成し、

該一導電型の半導体層 (2) をパターニングして、前記半絶縁性の半導体基板 (1) の一部領域上に残留し、

を囲んで反対導電型の半導体層(4)を形成し、 核反対導電型の半導体層(4)と前配パターニ ングされた一導電型の半導体層(2)との上に反 対導電型の半導体層(5)と反対導電型を有し、 前配半導体より禁制帯幅の大きな第2の半導体の

核パターニングされた一導電型の半導体層(2)

層(7)とを順次形成し、 前記半導体基板(1)を選択的にエッチングし

て、前記一導電型の半導体層 (2) に対応する領域に光入射窓 (13) を形成し、

前記反対導電型の第2の半導体の層(7)上に

前記反対極性側の電極 (10) を形成し、前記半導体基板 (1) 上に前記一導電型の半導体層 (2) の周縁部に接触して前記一極性側の電極 (11) を形成する工程を有する

ことを特徴とする半導体受光素子の製造方法。

3. 発明の詳細な説明

(摄要)

半導体受光素子の製造方法の改良に関し、

p n 接合位置を正確にコントロールすることによって、所定の特性を有する受光素子を安定して 製造することができ、ウェーハ内に形成される各 素子相互間に特性のばらつきが発生しないように する半導体受光素子の製造方法を提供することを 目的とし、

半絶縁性の半導体基板上に一導電型の半導体層を形成し、この一導電型の半導体層をパターニングして、前記の半絶縁性の半導体基板の一部領域上に残留し、このパターニングされた一導電型の半導体層を形成し、この反対導電型の半導体層と前記のパターニング

された一導電型の半導体層との上に反対導電型の 半導体層と反対導電型を有し、前記の半導体より 禁制帯幅の大きな第2の半導体の層とを順次形成 し、前記の半導体基板を選択的にエッチングして、 前記の一導電型の半導体層に対応する領域に光入 射窓を形成し、前記の反対導電型の第2の半導体 の層上に反対極性側の電極を形成し、前記の半導体 体基板上に前記の一導電型の層の間縁部に接触し て一極性側の電極を形成するように構成する。

(産業上の利用分野)

本発明は、半導体受光素子の製造方法の改良に 関する。特に、アパランシフォトダイオードの p n接合位置を正確にコントロールできるようにす る改良に関する。

〔従来の技術〕

InP/InGaAsへテロ構造を有するアバランシフォトダイオードの従来の代表的な製造方法について以下に説明する。

(発明が解決しようとする課題)

本発明の目的は、これらの欠点を解消すること にあり、pn接合位置を正確にコントロールする ことによって、所定の特性を有する受光素子を安 定して製造することができ、ウェーハ内に形成さ

第6図参照

n·-InP基板101上にn-InPよりな るパッファ暦102とn⁻ ーInGaAsよりな る光吸収暦103とn⁻ーInGaAsP暦より なる中間暦104とn-InPよりなる増倍層 105とn - InP層106とを被相エピタキ シャル成長法を使用して順次形成し、n---InP層106にカドミウム、亜鉛等を熱拡散す るか、または、ペリリウムをイオン注入してヮ・ - 拡散層 1 0 9 を形成し、p・ - 拡散層 1 0 9 の 周縁部の電界強度を低くするためp・ - 拡散層 109を囲んでゥーガードリング108を形成す る。 n - - 1 n P 暦 1 0 6 上に二酸化シリコン、 窒化シリコン等の絶縁膜107を形成し、これを パターニングしてp・拡散層109の周縁部に対 応する領域に開口を形成し、この開口に接触して p側電極110を形成し、n・ーln P基板 101上にの側電極111を形成する。

れる各業子相互間に特性のばらつきが発生しない ようにする半導体受光素子の製造方法を提供する ことにある。

(課題を解決するための手段)

上記の目的は、半絶縁性の半導体基板(1)上に一導電型の半導体層(2)を形成し、この一導電型の半導体層(2)を水ターニングして、前記の半導体層(2)をボターニングされた一導電型の半導体層(4)を形成し、この反対導電型の半導体層(4)を記のパターニングされた一導電型の半導体層(2)を配のパターニングされた一導電型の半導体層(2)との大導電型の半導体層(5)と反対導電型の半導体層(5)と反対等電型の半導体の形成し、前記の反対等電型の半導体層(2)に対応対象により、前記の反対等電型の半導体層(2)に反対極性側の電極(13)を形成し、前記の反対導電型の半導体の層(7)上に反対極性側の電極(10)

を形成し、前記の半導体基板(1)上に前記の一導電型の半導体層(2)の周縁部に接触して一極性側の電極(11)を形成する工程を有する半導体受光素子の製造方法によって達成される。

(作用)

第3团参照

・ 絶縁膜3をマスクとして、フェリシアン系エッチャント等を使用してp-InP層2をエッチングする。

第4 図参照

絶縁膜3を除去し、液相エピタキシャル成長法を使用して、pーInP層2の周囲に不純物濃度5×10¹⁵cm⁻³程度のn⁻ーInP層4を1.5 m 厚程度に形成してpーInP層2を埋め込む。この時、pーInP層2上にはn⁻ーInP層は殆ど成長しない。

引き続き、液相エピタキシャル成長法を使用して、不純物濃度 5 × 1 0 1 4程度、厚さ0.3 m程度のn-In P 増倍層 5 と不純物濃度 5 × 1 0 1 4程度、厚さ0.4 m程度のn-In CaAs P 中間層 6 と不純物濃度 5 × 1 0 1 4程度のn-In GaAs 光吸収層 7 と不純物濃度 5 × 1 0 1 4程度、厚さ0.5 m程度のn-In P 層 9 とを順次形成する。

エピタキシャル成長層の膜厚は正確に制御することができるので、pn接合位置を正確にコントロールすることが可能である。また、ウェーハ面内におけるエピタキシャル成長膜厚のばらつきが少なくなってウェーハ内に形成される素子相互間の特性のばらつきも少なくなる。

(実施例)

以下、図面を参照しつ、、本発明の一実施例に 係る半導体受光素子の製造方法について説明する。 第2回参照

300~350m厚程度の半絶縁性InP基板 1上に、液相エピタキシ+ル成長法を使用して不 純物濃度I×10¹¹cm⁻³程度のp-InP層2を 2m厚程度に形成する。なお、導入するp型の不 純物としてはカドミウム等が適当である。

CVD法を使用して二酸化シリコン等の絶縁膜を 2,000 A 厚程度に形成し、これをパターニングして p n 接合形成領域に対応する領域に幅 5 0 m 程度の絶縁膜 3 を形成する。

なお、導入するn型の不純物としては錫等が適当 である。

上記の液相エピタキシ+ル成長過程における加熱によって、p-InP層2に導入されているp型不純物がn--InP層4中に固相拡散し、n--InP層4のp-InP層2に隣接する領域12がp型に反転する。このp型に反転した領域12はガードリングとして機能する。

第5図参照

In P基板 1 を研密により、 1 0 0 m 厚程度に 薄くした後、レジストマスクとフェリシアン系 エッチャントとを使用してなすフォトリソグラフィー法を使用して選択的にエッチングをなし、 p - In P 層 2 に対応する領域に光入射窓13を形成する。

第1図参照

n-InP暦9上に金/ゲルマニウム等を蒸着してn側電極10を形成し、光入射窓13の側壁を含むInP基板1上にp-InP暦2の周縁部に接触して金/亜鉛等を蒸着してp側電極11を形成

する.

(発明の効果)

以上説明せるとおり、本発明に係る半導体受するとおり、本発明に係る半導体でする。 すべての層をエピタキシャル成長層の膜厚を薄くる形成とかでは、アール成長層の関係によるので、エピタキシャル成長の膜厚を薄にいまる。アールである。アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールでは、アールができる。また、アールでは、アールでは、アールでは、アールでは、アールでは、アールができる。なり、、ののみに、アールでは、アールが、アールでは、アールで

4. 図面の簡単な説明 .

第1図は、本発明の一実施例に係る半導体受光素

子の製造方法を使用して製造された半導体受光素 子の斯面図である。

第2図~第5図は、本発明の一実施例に係る半導体受光素子の製造方法を説明する工程図である。 第6図は、従来技術に係る半導体受光素子の製造 方法を説明する断面図である。

1···半絶縁性InP基板、

2 · · · p - I n P II 、

3・・・絶縁膜、

4···n--inP層、

5・・・n-1nP増倍層、

6···n~-InGaAsP中間層、

7···n⁻-InGaAs光吸収層、

8···n--InGaAsP盾、

9・・・n-InP眉、

10 · · · n 例電標、

11··· p 側電標、

12· · · p型反転領域、

13・・・光入射窓、

101 · · · n · - I n P 基板、

102 ・・・n-InPバッファ層、

103 ···n - In Ga As 光吸収層、

104 · · · n ~ - In GaAs P中間層、

105 · · · n - I n P 增倍層、

106 · · · n · - I n P 層、

107 ・・・絶縁膜、


108 · · · p · ガードリング、

109 · · · p · 拡散層、

110 ・・・p側電極、


111 · · · n 倒電極。

代理人 弁理士 寒川誠一




本 第 一 第


特開平3-104287 (5)





工程図 第 2 図



工程図第 4 図







従来技術 第 6 図